Altera提供全套的PHY和控制器解决方案，在Altera® FPGA和HardCopy® ASIC中构建DDR SDRAM接口。PHY (ALTMEMPHY)以及相关的DDR SDRAM高性能存储器控制器II (HPMC II)是两种不同的产品。DDR SDRAM PHY和控制器是能够单独使用的MegaCore® 功能，也可以一起使用。之所以将PHY接口和控制器分开，是为了支持您设计专门的控制器，受益于Altera PHY。它们相结合后，建立了完整的集成存储器接口解决方案。表1列出了Altera FPGA和HardCopy ASIC的DDR SDRAM性能。
表1. ALTMEMPHY宏功能和DDR SDRAM高性能控制器 (带有独立控制器新的自动 PHY) |
||
| 数据速率(Mbps) | 频率 (MHz) |
支持的器件 |
|---|---|---|
| 400 | 200 | Stratix® IV, Stratix III, Stratix II, Stratix II GX, HardCopy IV, HardCopy III, HardCopy II, Arria® II GX, Arria GX, Cyclone® IV, Cyclone III |
DDR SDRAM解决方案简介(PHY和控制器)
Altera DDR SDRAM HPMCII MegaCore功能为业界标准DDR SDRAM提供简洁的接口。ALTMEMPHY宏功能是存储器控制器和存储器之间的接口，完成存储器读写操作。MegaCore控制器功能结合ALTMEMPHY宏功能，为DDR SDRAM建立全面的控制器和PHY解决方案。
DDR SDRAM HPMCII MegaCore功能和ALTMEMPHY宏功能支持全速率或者半速率DDR SDRAM接口。DDR SDRAM HPMCII具有高效和高级特性。
选择合适的内核
关于ALTMEMPHY宏功能和HPMCII MegaCore功能的详细信息，请参考外部存储器接口手册。
