HiGig/HiGig+

Broadcom HiGig和HiGig+协议使用了增强XAUI PHY，每一数据包标记了12比特的HiGig包头。HiGig+将XAUI PHY线路速率从每通路3.125 Gbps扩展至3.75 Gbps。这些协议使用增强XAUI PHY的动机是增加交换功能，例如，服务质量(QoS)、端口中继、跨器件镜像以及链路聚合等，而这些是标准XAUI不支持的。HiGig+是高速率版本的HiGig协议。
满足HiGig和HiGig+要求的Altera^®器件包括：

• Stratix V^® GT FPGA (4个速率高达28.05 Gbps的通道，32个速率12.5 Gbps的通道)
• Stratix V GX FPGA (66个速率14.1 Gbps的通道)
• Stratix V GS FPGA (48个速率14.1 Gbps的通道)
• Stratix IV GX FPGA (32个速率高达8.5 Gbps的通道，16个速率3.2 Gbps的其他通道)
• Stratix IV GT FPGA (24个速率高达11.3 Gbps的通道，24个速率6.375 Gbps的其他通道)
• Stratix II GX FPGA (20个速率6.375 Gbps的通道)
• HardCopy^® V ASIC (48个速率3.75 Gbps的通道)
• HardCopy IV GX ASIC (24个速率高达6.5+ Gbps的通道，12个速率3.2 Gbps的其他通道)
• Arria^® II GX FPGA (16个速率3.75 Gbps的通道)

您可以使用这些器件实现基于XAUI、HiGig或者HiGig+的任意接口。
相关链接
器件

• Stratix V FPGA
• Stratix IV FPGA
• Stratix II GX FPGA
• HardCopy IV ASIC
• Arria II GX FPGA

解决方案

• XS4 10-Gigabit以太网和HiGig SPI-4.2桥接参考设计
• Octera SPI-4.2至Xaui桥接参考设计