借助Altera的DSP Builder技术，使用业界标准The MathWorks Simulink工具，您在几分钟内便可以完成从系统定义和仿真到系统实现。
DSP Builder信号编译器模块读取由DSP Builder和MegaCore® 模块构建的Simulink模型文件(.mdl)，为综合、硬件实现以及仿真生成VHDL文件和工具命令语言(Tcl)脚本。
Altera建议您在所有新设计中使用DSP Builder高级模块库。这样，可以针对所要求的系统fmax、延时控制、矢量和多通道设计、高级数学函数，以及定点和单精度、双精度浮点数据通路支持进行设计优化。
仍将为DSP Builder标准模块库提供支持。但是，建议您使用标准模块库主要作为DSPBuilder高级模块库的打包器，以使用某些功能，例如，SignalTapTM逻辑分析器和环路硬件仿真，将自己的HDL导入到DSP Builder环境中。
使用DSP Builder的DSP设计实现流程如图1所示。
图1. DSP Builder设计流程
Altera和The Mathworks密切协作，确保您在使用Simulink时能够充分发挥Altera® FPGA的价格和性能优势，它是The MathWorks业界一流的基于模型的设计工具。
Altera的Simulink至FPGA综合技术在业界独树一帜，现在支持Simulink设计表征时序驱动综合。
该技术使您能够第一次自动生成基于高级Simulink设计描述的时序最佳寄存器传送级(RTL)代码。借助这一新的DSP Builder特性，您可以在几分钟内实现高性能设计，接近峰值FPGA性能。这大大提高了效能，而其他技术则需要几小时甚至几天的时间，来手动优化HDL代码。了解详细信息，请参考高级模块集DSP Builder库。
Altera IP MegaStoreTM 网站提供DSP知识产权(IP)的全面介绍，它结合了DSP Builder和IP评估流程。人们对Altera DSP Builder的评论
“借助DSP Builder第二代基于模型的综合技术，客户可以选择使用Simulink作为高性能DSP设计的建模、仿真和实现环境。该技术大大提高了设计人员在Altera FPGA上实现DSP的效率。”
Ken Karnofsky
信号处理和通信营销总监
The MathWorks
