这些实例介绍了在TimeQuest时序分析器中约束电路和报告时序分析结果的各种方法。
约束
这些设计实例展示了怎样为TimeQuest时序分析器约束不同类型的电路。
基本SDC实例
这个例子介绍了可以用于约束设计中所有时钟、输入通路和输出通路最简单的SDC文件。
多周期例外
这一例子介绍怎样采用SDC命令来进行多周期例外。它包括一个具有多周期例外为2的简单电路。
约束生成时钟
您必须约束设计中的生成时钟。这一例子介绍了怎样约束2分频时钟以及锁相环(PLL)生成时钟。
时钟复用实例
这一例子介绍怎样约束设计中的复用时钟。
源同步中心对齐输出
这一例子介绍怎样约束中心对齐的源同步输出总线。
源同步边沿对齐输出
这一例子介绍怎样约束边沿对齐的源同步输出总线。
源同步中心对齐输入
这一例子介绍怎样约束中心对齐的源同步输入总线。
源同步边沿对齐输入
这一例子介绍怎样约束边沿对齐的源同步输入总线。
时钟使能多周期
这一例子介绍怎样从寄存器的寄存器馈入时钟使能引脚应用多周期例外。
时钟馈入引脚
这一定制过程列出了时序网表中驱动引脚的所有时钟。当不知道设计中的其他时钟时，可以用于动态建立时钟。
采用动态SDC约束来简化设计重用
设计人员还不知道例化及其应用时，这是为可重用HDL模块建立时序约束的方法。
报告
这些例子介绍怎样完成不同类型的定制报告。
定制时序报告脚本
这些例子介绍了怎样在编译期间使用Tcl脚本文件来完成定制报告，在Quartus® II软件编译报告中生成定制报告。
报告多个工作条件
这一例子介绍怎样采用Tcl脚本对设计进行多角分析。
报告寄存器至寄存器通路
这一例子介绍了怎样生成寄存器至寄存器通路报告。
报告点对点延时
这一例子介绍了怎样报告任一点对点通路的延时。
报告未约束通路
这一例子介绍了怎样生成未约束通路报告。
报告网络时序
这一例子介绍了怎样生成网络时序延时报告。
报告失败时钟分析
这一例子介绍了怎样报告所有工作条件的失败时钟分析。
脚本和实体以及例化名称
这一例子介绍了怎样在定制脚本中处理实体名称，这些脚本使用了get_registers、get_pins和get_cells。
报告逻辑级
这一例子介绍了怎样建立定制报告，显示一组通路的逻辑级数量。
设计实例免责声明
这些设计实例只限于用在Altera®器件上，版权属于Altera公司。为方便使用，这些设计基于“as-is（原样提供）”的形式提供；因此，任何形式的授权、代理或者担保（无论是明确的，隐含的还是法定的），包括不受限制的使用、商业授权、无侵犯或者适用某一特殊用途等，Altera公司都不予以承诺。Altera公司明确表示不推荐，不建议以及不要求这些设计实例和其他任何非Altera产品一起使用。
