设计实例采用了HDL代码，帮助您使用Altera®产品开始工作。提供的一些设计实例包括C代码和SOPC Builde实现的嵌入式处理器设计，以及VHDL或者Verilog实现的数字信号处理(DSP)、接口协议和外部存储器接口设计。所有实例都可以用作您自己设计的起点，但是，有些实例是针对特殊开发套件定制的。 |
 |
设计输入/工具实例的重点是设计输入过程。这包括例化基本逻辑模块、脚本、门级时序仿真工具和调试实例等。还提供一些Quartus® II 功能的例子。关于不同设计输入方法的详细信息，请参考Quartus II 软件中的帮助文件。 |
|
知识产权(IP)内核是针对Altera器件进行了优化的模块。 参考设计是可以马上使用的复杂系统级解决方案，重点是通用设计目标。 请参考参考设计系列产品。 |
| 相关链接 | 其他实例 |
Altera设计实例主要供Altera器件和工具注册用户使用，这些用户有Altera Quartus II 订购版软件有效许可。如果您希望购买Quartus II 订购版软件，请联系您当地的Altera代理商，也可以访问Altera eStore。
设计范例免责申明
本站中的设计实例只限于在Altera公司的器件内使用，Altera公司保留其所有权。这些设计范例基于“as-is”的形式提供，便于协调管理；因此，任何形式的授权、代理或者担保（无论是明确的，隐含的还是法定的），包括不受限制的使用、商业授权、无侵犯或者适用某个特殊用途等等，Altera公司都不予以承诺。Altera公司明确地不推荐，不建议以及不要求把这些设计实例和其他非Altera公司提供的任何产品合并使用。
