![]()
利用DSP Builder技术,您在几分钟内就可以使用业界标准MathWorks/Simulink工具完成系统定义和仿真,直至系统实现。
DSP Builder信号编译器模块读取由DSP Builder和MegaCore®模块构建的Simulink模型文件(.mdl),生成VHDL文件和Tcl脚本,进行综合,实现硬件,并完成仿真。
图1所示为使用DSP Builder的DSP设计实现流程。
图1.DSP Builder设计流程
Altera与Mathworks密切协作,确保您获得Altera® FPGA的性价比优势,同时能够使用Simulink——MathWorks基于模型设计的业界最佳工具。
Altera的Simulink至FPGA综合技术在业界独具特色,它现在支持Simulink设计表征时序驱动综合。
利用该技术,您第一次能够自动生成基于高级Simulink设计描述的时序最佳寄存器传送级(RTL)代码。使用这一新的DSP Builder功能,您在几分钟内就可以实现高性能设计,达到峰值FPGA性能。相对于手动优化HDL代码需要的数小时甚至几天时间相比,这大大提高了效能。如果需要了解详细信息,请访问高级模块库DSP Builder库。
Altera IP MegaStoreTM网站上提供了详细的DSP知识产权(IP),以及一同使用的DSP Builder和IP评估流程。
人们是怎样评论Altera DSP的
“利用DSP Builder第二代基于模型的综合技术,客户可以将Simulink作为高性能DSP设计的建模、仿真和实现环境。设计人员借助该技术大大提高了在Altera FPGA上实现DSP时的效能。”
Ken Karnofsky
市场总监,数字信号处理和通信
MathWorks
Ken Karnofsky
市场总监,数字信号处理和通信
MathWorks
DSP Builder支持的开发套件
| 产品名称(Altera) | 安装的器件 | |
| Arria II GX | EP2AGX125EF35I3 | |
| Arria II GX | EP2AGX260FF35I3 | |
| Cyclone II | EP2C20F484C7 | |
| Cyclone III LS | EP3CLS200F780C7 | |
| Cyclone IV GX | EP4CGX150DF31C7 | |
| Cyclone IV GX | EP4CGX15BF14C8 | |
| Stratix IV | EP4S100G5F45I1 | |
| Stratix IV | EP4SE530H35C2 | |
| Stratix IV | EP4SGX530KH40C2 | |
| Stratix IV | EP4S100G2F40I1 | |
| 产品名称(Terasic) | 安装的器件 | |
| Cyclone III | EP3C16F484C6 | |
| Cyclone II | EP2C20F484C7 | |
| Stratix III | EP3SL150F1152C2 | |
| Stratix III | EP3SE260F1152C2 | |
| Stratix III | EP3SL340F1152C2 | |
数字信号处理文档
- DSP Builder手册卷1: DSP Builder介绍 (PDF)
- DSP Builder手册卷2: DSP Builder标准模块库 (PDF)
- DSP Builder手册卷3: DSP Builder高级模块库 (PDF)
- DSP Builder发布声明和勘误 (PDF)

