为帮助您缩短设计时间，Altera在Altera® IP基本包中为某些最流行的知识产权(IP)内核(表1所示)提供全面的产品许可，由Quartus® II订购版免费提供。
如果您是Quartus II订购版软件用户，只需要下载许可文件就可以使用IP基本包：
- 下载Quartus II 订购版软件包。与Quartus II一起下载并安装完整的MegaCore® IP库，包括IP基本包。
- 在许可页面上更新您的许可文件。
如果您没有有效的订购版Quartus II软件，还是可以通过我们独特的OpenCore Plus (PDF)仿真和硬件评估功能来安装并开始Altera IP内核设计。
如果您还没有购买，但希望进行订购，请联系您当地的Altera销售代表。
如果有疑问请参考IP基本包问题和回答。
| 表1.IP基本包中的MegaCore功能 | |
| IP MegaCore功能 | 说明 |
|---|---|
适用于所有数字信号处理(DSP)应用的12个主要有限冲击响应(FIR)滤波器体系结构。Stratix®系列FPGA最大时钟频率超过400-MHz。 |
|
对于大部分FIR滤波器实现，与原始FIR编译器相比，大大降低了对FPGA资源的占用，提高了性能。根据用户输入，优化FIR滤波器性能、内部流水线和逻辑资源利用率。 |
|
优化了数字锁相环(PLL)和数字接口功能。支持多种基于ROM、CORDIC和乘法器的体系结构。 |
|
高性能，易于参数赋值的快速傅立叶变换(FFT)处理器。FFT功能实现了Radix-2/4频率抽取FFT算法，变换长度达到2m，其中，6 ≤ m ≤ 14，内部使用模块浮点体系结构来提高变换计算中的信号动态范围。 |
|
|
|
高性能DDR1、DDR2和DDR3 SDRAM存储器接口控制器，支持集成SOPC Builder。Stratix III和Stratix IV FPGA支持1,066-Mbps DDR3存储器接口。 |
灵活的DDR SDRAM存储器接口控制器，支持集成SOPC Builder。包括全面的系统时序分析和自动约束设置。 |
|
灵活的高性能DDR SDRAM存储器接口控制器。包括全面的系统时序分析和自动约束设置。支持集成SOPC Builder。 |
|
灵活的DDR2 SDRAM存储器接口控制器，支持集成SOPC Builder。Stratix II FPGA支持533-Mbps DDR2存储器接口。 |
|
灵活的高性能DDR2 SDRAM存储器接口控制器，支持集成SOPC Builder。Stratix III FPGA支持800-Mbps DDR2存储器接口。 |
|
灵活的高性能DDR3 SDRAM存储器接口控制器，支持集成SOPC Builder。Stratix III FPGA支持400-Mbps DDR3存储器接口。 |
|
QDR II SRAM存储器接口控制器支持2路突发和4路突发QDRII器件。 |
|
Stratix IV FPGA中的QDR II/QDR II+ SRAM存储器接口控制器支持2路突发和4路突发QDRII器件，速率高达400 MHz。控制器还利用了低延时UniPHY接口。 |
|
RLDRAM II存储器接口控制器支持公共I/O和独立I/O RLDRAM II器件。Stratix II FPGA支持300-Mbps RLDRAM II存储器接口。 |
|
RLDRAM II存储器接口控制器支持公共I/O和独立I/O RLDRAM II器件。Stratix IV FPGA支持400-Mbps RLDRAM II存储器接口。控制器还利用了低延时UniPHY接口。 |
|
SerialLite II是Altera第二代小型串行互联协议，支持多种芯片至芯片、电路板至电路板和背板应用。SerialLite II构建在成功的SerialLite基础之上，Stratix II GX FPGA性能从622 Mbps提高到102 Gbpss，逻辑需求平均降低了60％，实现了成本最低的串行互联解决方案。 |
|
