军事网播和视频 | |
| 下 10 个 >> | |
|
Mitigating Soft Errors in DRAM Through Error Correction Code on SoC FPGAs This webcast looks at how mitigating soft errors through error correction code (ECC) can improve your embedded designs. Hans Spanjaart, Sr. Technical Marketing Manager |
|
观看此网播，了解名为OpenCL的FPGA新技术。您将了解市场的驱动者和嵌入式技术的推动者，使用FPGA作为硬件加速器的好处，以及如何在基于FPGA设计环境的OpenCL配合起来。 谢晓东, Altera亚太区产品市场经理 |
|
观看这7分钟的视频，了解虚拟目标如何： 提供更高的可视性和控制水平 ，提供先进的统计和趋势的性能分析 ，让您使用行业的标准工具来设计开发和除错 。 Stephen Lim, Product Manager |
|
Accelerate Your Video Design with an FPGA and IP Cores Watch this webcast to find out how a customizable solution and quick intellectual property (IP) integration helps you build your video design faster – whether for simple format conversion or advanced digital video processing. Richard Yang, Sr. Product Marketing Engineer |
|
在您的下一代定制设计中使用软核MIPS处理器的5个原因 观看这一视频，了解在您的下一定制嵌入式设计中为什么要使用MP32的5个原因。你将会了解MP32为Altera FPGA和HardCopy ASIC提供MIPS兼容软核处理器，它是业界第一款运行VxWorks操作系统的软核处理器。 Cal Ruben, 嵌入式技术应用工程师 |
|
先睹为快：业界第一款运行速率高达14.1 Gbps的28-nm高端FPGA 观看这一视频了解Stratix V FPGA硅片检验过程的进展，以及14.1-Gbps收发器的性能。Stratix V FPGA是业界第一款28-nm高端FPGA。 Salman Jiva, 应用经理 |
|
采用低成本、低功耗CPLD开发套件制作音乐，实现更多功能 您打算演奏一些音符吗?采用我们的MAX® V CPLD开发套件，您在评估电路板驱动模拟芯片能力时可以演奏一些音符。该套件还为您提供了使用MAX V CPLD，对CPLD应用进行原型开发的平台。您会发现，如果在选择CPLD时的关键考虑因素是价值，那么，具有低功耗、低成本和可靠功能的MAX V器件是您最合适的选择。 Jenny Gendron, Altera |
|
Enhance Your Productivity with Faster Design Compile Times When choosing your FPGA design software, be sure to consider compile time, a key productivity advantage. In this webcast, you'll learn how Altera's Quartus® II design software delivers a 2X to 3X compile time advantage over competitive software. Richard Yang, Product Marketing Engineer |
|
Lower Power and Boost System Bandwidth on 28-nm FPGAs Learn about key innovations in Stratix® V FPGAs that address bandwidth and power challenges in high-end systems designs. Embedded HardCopy Blocks, power-efficient 28-Gbps transceivers, and software power optimization are just a few of the features that will help you balance bandwidth, power, and cost requirements. Frank Yazbeck, Senior Technical Marketing Staff |
|
通过观看这一网播，了解Altera 28-nm Stratix® V FPGA及其独特的精度可调数字信号处理(DSP)体系结构怎样实现1 TFLOPS性能。这一体系结构结合快速傅里叶变换(FFT)和有限冲击响应(FIR)的高效实现，为高精度和浮点信号处理提供最佳支持。 Michael Parker, DSP Technical Marketing Manager |
| 下 10 个 >> | |
