SoC FPGA：通过集成降低功耗和成本，减小电路板面积
SoC FPGA使用宽带干线互联，在FPGA架构中集成了基于ARM的硬核处理器系统(HPS)，包括处理器、外设和存储器接口。它同时实现了硬核知识产权(IP)的性能和低功耗特性以及可编程逻辑的灵活性。
这些基于ARM的用户可定制SoC FPGA非常适合于：
- 在一片FPGA中集成分立处理器和数字信号处理(DSP)功能，降低系统功耗和成本，减小电路板面积。
- 采用定制硬件和软件，突出最终产品的优势。
- 在FPGA中增加对任意接口标准或者协议的支持
- 通过现场硬件和软件更新，延长产品寿命，增加收益。
- 通过处理器和FPGA之间的宽带互联，增强系统性能。
这些器件加入了 Cyclone® V 和 Arria® V FPGA系列，提供多种器件以及数百种型号，包括PCI Express® Gen2、多端口存储器和高速串行收发器等其他硬核逻辑。SoC FPGA采用了TSMC的28-nm低功耗(28LP)工艺进行开发，对于成本敏感的应用，降低了功耗和成本，同时满足了性能要求。
基于ARM的HPS
HPS包括一个双核ARM® Cortex™-A9 MPCore™ 处理器、丰富的外设，以及共享FPGA中逻辑的多端口存储器控制器，为您提供灵活的可编程逻辑，降低了硬核IP的成本，原因如下：
- 使用硬核嵌入式外设，不必在可编程逻辑中实现这些功能，使您有更多的FPGA资源来实现专用定制逻辑，从而降低了功耗。
- 由处理器和FPGA逻辑共享的硬核多端口SDRAM存储器控制器支持DDR2、DDR3、Mobile DDR和LPDDR2器件，集成误码纠错(ECC)功能，提高了可靠性，支持重要安全应用。
宽带互联
HPS和FPGA架构之间的大吞吐量数据通路实现了双芯片解决方案无法提供的互联性能。HPS和FPGA架构的紧密集成提供了100-Gbps的峰值带宽，在处理器和FPGA之间实现了数据的一致性。处理器和FPGA之间没有了外部I/O通路，大幅度降低了系统功耗。
灵活的FPGA架构
利用灵活的FPGA逻辑架构，您可以在设计中采用Altera或者其合作伙伴的定制IP或者商用预配置IP，从而突出您的系统优势。这样，您能够：
- 迅速适应各种接口和协议标准的变化
- 在FPGA中增加定制硬件，加速对时间要求较高的算法，增强您的竞争优势。
- 迅速实现定制ARM处理器，没有ASIC那样昂贵的设计、验证和NRE成本。
全面的设计资源
和以前相比，为确保流畅、成功的设计流程能够迅速将您的构思变为收益，Altera的Qsys系统集成工具缩短了FPGA设计时间，减小了您的工作量，简化了复杂硬件系统的开发。Qsys为硬件和软件团队自动产生FPGA优化芯片网络(NoC)互联逻辑来连接IP功能和子系统，还生成系统测试台、仿真模型、软件头文件，以及数据表，从而加速了开发。Altera提供全面的设计环境，包括：
马上开始软件开发
Altera为SoC FPGA器件提供虚拟原型开发工具，使您能够更高效的工作，提高软件质量，最终，更迅速的将产品推向市场。Altera的 SoC FPGA 虚拟目标 是对嵌入式开发电路板的快速功能仿真。它与等价的仿真硬件寄存器兼容，二进制也兼容。虚拟目标运行在Windows或者Linux PC上，您能够以同样的方式来使用开发电路板——运行您的操作系统(OS)和应用程序，使用标准ARM开发工具进行链接，然后，开发并调试您的固件和应用程序。SoC FPGA虚拟目标具有无与伦比的软件控制和可视化功能，在复杂的多核嵌入式系统中实现了强大的调试功能。
