采用Stratix® V FPGA，在设计的其他部分还在运行时，您很容易随时改变内核和收发器功能。这种灵活性来源于：
- 用户友好的精细粒度部分重新配置功能，比竞争方案缩短了开发时间，减少了投入。
- 动态重新配置收发器，使您很容易支持多种协议、数据速率和物理介质附加子层(PMA)设置。
图1：Stratix V FPGA的部分重新配置和动态重新配置功能
对于宽带应用，这种灵活性是非常有必要的，例如，支持从150 Mbps到28 Gbps多标准客户侧接口的100G OTU-4复用转发器(波长转换器)。采用Stratix V FPGA设计这类应用，您可以随时更新或者调整FPGA功能，不会中断所有客户侧的服务。
而且，为提高您的竞争力，您需要不断采用更多的功能，增强FPGA设计的系统性能。这通常需要规模较大的FPGA，不但提高了成本，而且增加了功耗。部分重新配置功能去掉了FPGA中那些不同时工作的功能，因此，提高了逻辑密度效率。将这些功能放在外部存储器中，需要时再装入。这样，单片FPGA可以支持多种应用，从而减小了FPGA体积，节省了电路板空间和成本，降低了功耗。
部分重新配置功能的实现
目前为止，部分重新配置功能的竞争实现方法需要较长的工程周期，设计流程非常复杂，还需要知道详细的FPGA体系结构。Altera通过以下技术措施简化了部分重新配置工艺：
- Stratix V FPGA中目前最先进的重新配置新架构
- 建立在Quartus® II 软件成熟的渐进式编译以及LogicLock流程基础上的设计
采用我们的部分重新配置功能，您不需要详细了解FPGA架构。对分区数量和编程文件没有限制，对FPGA中装入分区顺序也没有限制。而且，对于小的设计改动，您可以使用部分重新配置功能，不需要对整个设计进行划分。
通过以下配置方法支持部分重新配置功能：
- 闪存并行X16接口
- Nios® II 嵌入式处理器等内部处理器
- 通过外部接口进行配置(包括PCI Express和千兆以太网)
相关链接
