分段式锁相环(fPLL)提供前一代Altera® PLL的所有功能。包括Stratix® V、Arria® V和Cyclone® V FPGA在内的Altera 28-nm器件含有fPLL。新功能如表1所示。
| 表1： fPLL具有的新功能 | |
| 特性描述 | 28-nm FPGA中的fPLL |
|---|---|
| 精确的分段式频率合成 |  |
| 替代VCXO | |
| 替代参考时钟振荡器 | |
| 收发器发送PLL | |
精确的分段式频率合成功能
28-nm 器件的一项主要创新是将fPLL集成到器件体系结构中。所有通用PLL以fPLL的方式实现，具有高级分段式频率合成以及标准M/N乘法功能。取决于器件密度，32个fPLL可以用于一般应用。图1所示为fPLL结构图。
图1: fPLL
实现fPLL时，打开delta-sigma调制器。这样，反馈M分频器处理分段值，进行精确的频率合成。用作标准M/N PLL时，M和N都是整数，禁用delta-sigma调制器。
替代压控晶体振荡器
光传送网(OTN)复用转发器(波长转换器)应用通常需要昂贵的VCXO，从汇集数据流嵌入的信息中合成各种客户侧频率。fPLL设计用于替代这些VCXO，实现高性价比集成解决方案。如图2所示，汇集数据流中的客户侧频率信息用于控制fPLL中的delta-sigma调制器，对所需要的客户侧线路频率进行精确的合成。
图2：以Stratix V为例，在OTN波长转换器中使用fPLL
替代参考时钟振荡器
含有串行通信协议的系统在串行链路两端都需要精确的参考时钟源。通常使用电路板上的多个晶体振荡器来生成这些参考时钟。在28-nm FPGA中，fPLL的精确频率合成功能用于替代这些参考时钟振荡器。图3所示的Stratix V的应用中，一个频率参考(OSC)以及合成所需参考时钟频率的多个片内fPLL可以替代几个电路板级频率参考(OSC_1到OSC_n)。
图3：以Stratix V为例，使用fPLL合成精确的参考时钟
收发器发送PLL
对于3.75 Gbps的数据速率，fPLL可以直接用作收发器发送PLL。这增加了每一器件中的发送PLL总数。数据速率高于3.75 Gbps时，fPLL可以用于合成参考时钟，通过PLL级联，应用到高速发送PLL中。
