Stratix IV FPGA核心架构

Stratix^® IV FPGA的核心架构建立在创新的逻辑单元上，即，自适应逻辑模块(ALM)，ALM 通过 MultiTrack 互联结构进行连接，使 Stratix IV FPGA 能够实现高速逻辑、算法和寄存器等功能。

Stratix IV FPGA延续了Stratix III FPGA在OpenCore设计中所展示的创新ALM逻辑结构。ALM完全集成在Quartus^® II 软件中，能够轻松实现最好的性能、最高的逻辑利用率以及最短的编译时间。

自适应逻辑模块

高性能Stratix IV FPGA的关键是面积利用率非常高的ALM。它有8个分段式查找表(LUT)输入，可以通过 Altera 获得专利的 LUT 技术来分成两个自适应 LUT (ALUT)。每个ALM支持：

请参考图1的ALM结构，以及表1对特性的详细介绍。

图 1. Stratix IV FPGA ALM

Figure 1. Stratix IV Device ALM

每个ALM提供的资源	优点
表*1. Stratix IV FPGA ALM* *特性和优点*
8输入分段式LUT	实现完整的 6 输入逻辑函数，可选择 7 输入函数，或者分成更小的独立LUT，例如2个独立的 4 输入 LUT。 Quartus^® II 软件设计包集成了这种分段式功能，针对性能、效率、功耗和面积进行了优化(更大的逻辑容量、更少的无用逻辑)。
两个嵌入式加法器	支持两路两位加法，或者两路三位加法，不需要其他资源。由同一 ALM 产生操作数，不需要其他逻辑。
两个寄存器	最佳寄存器逻辑比，确保器件不受寄存器限制。丰富的寄存器资源，适用于需要大量寄存器的应用以及高性能流水线设计。
两路输出	可以在两路输出之间划分单个 ALM 输入，较宽的输入运行较快，较窄的输入以更高的效率使用其他资源。
MLAB	Stratix IV FPGA 内核采用的技术是第二代逻辑阵列模块 (LAB)，即 MLAB，可以用作普通 ALM，也可以配置为简单的双端口 SRAM 模块。 MLAB 作为 TriMatrix 存储器技术的一部分，可以配置为 64x10 或者 32x20 简单双端口 SRAM 模块。 MLAB 针对滤波延时线、 FIFO 小缓冲和移位寄存器进行了优化，最大性能达到 600MHz 时钟速率。

MultiTrack互联

Stratix IV FPGA采用了MultiTrack互联技术。该技术性能最佳的不同长度连续布线实现了各个设计模块内部和模块之间的通信。

图2中的MultiTrack互联技术用于Altera Stratix FPGA系列，可以：

图 2. Stratix FPGA 系列 MultiTrack 互联结构

分段式 LUT、两个全加器、两个寄存器以及其他的逻辑增强功能使 ALM 能够划分为效率很高的两个独立 LUT，从而使 Stratix IV FPGA 成为速度最快，容量最大的FPGA ——没有逻辑浪费。Stratix IV 器件：

和最相近的逻辑单元相比，快出 35％，能够有效的多封装 80％的逻辑，在更小、价格更低的器件中封装更多的逻辑，从而降低了成本。
与 Quartus II 软件完全集成，充分利用 ALM 中的 8 输入分段式 LUT 以及 MultiTrack 布线互联结构，轻松可靠的达到时序逼近，从而提高了效能。

相关链接

给本页评分