Cyclone IV GX FPGA：收发器简介

Altera Cyclone^® IV FPGA拓展了Cyclone FPGA系列的领先优势，为市场提供成本最低、功耗最低并具有收发器的FPGA。

低成本收发器的开发各有不同。Cyclone IV GX FPGA专门设计在单片器件中实现多种协议，支持独立的接收和发送频率。借助这种灵活性，您可以全面利用所有收发器资源，在体积更小、成本更低的器件中实现设计。

收发器关键特性

• 8个收发器，具有时钟数据恢复(CDR)功能，支持600 Mbps到3.125 Gbps的数据速率。
• 易于配置、灵活的收发器数据通路，实现了业界标准和专用协议。
• 可编程预加重设置和可调差分输出电压(VOD)提高了信号完整性。
• 用户可控的接收器均衡功能，补偿物理介质频率相关损耗。
• 收发器动态重新配置，不需要对FPGA重新编程，在同一通道上支持多种协议和数据速率。
• 支持PCI Express (PIPE)、DisplayPort、V-by-One和SATA配置中的扩谱时钟等协议功能
• 兼容PCI Express (PIPE)、XAUI和千兆以太网物理接口的专用电路
• PIPE接口直接连接嵌入式PCI Express Gen1 (2.5 Gbps)硬核知识产权(IP)，支持x1、x2或者x4端点和根端口应用。
• 每个发射器具有两个锁相环(PLL)输入；EP4CGX50器件以及容量更大的器件还具有独立的时钟分频器，为每个通道提供不同的时钟速率。
• 内置字节排序使帧或者数据包总是起始于已知的字节通道
• 8B/10B编解码器进行8位至10位编码和10位至8位解码
• 发射器和接收器PLL电荷泵管芯电源稳压器以及压控振荡器(VCO)实现了优异的噪声抑制功能
• 片内电源去耦合功能满足了高频时的瞬变电流要求，从而不需要板上去耦合电容。
• PCI Express硬核IP模块中的串行环回、并行环回、反向串行环回以及环回主机和从机功能等诊断特性

图1所示为Cyclone IV GX收发器结构图，都含有物理介质附加 (PMA)和物理编码子层 (PCS)。根据用户需要，可以旁路PCS中的模块。

图1.Cyclone IV GX收发器，PMA和PCS结构图

查看全图

Cyclone IV GX支持的协议

表1提供了Cyclone IV GX FPGA所支持协议的信息。

相关链接

• Cyclone IV GX设计资源
• Cyclone IV FPGA手册
• Cyclone IV收发器(PDF)
• Cyclone IV信号完整性
• 收发器系列产品
• 收发器协议