Altera的Cyclone® IV FPGA针对最低功耗进行了优化，帮助您更好的处理散热要求。结果，您降低甚至消除了系统制冷成本，而且还延长了手持式应用的电池使用时间。
了解Altera在实现低功耗Cyclone IV系列上进行的投入：
Cyclone IV FPGA的功耗
Cyclone IV FPGA系列展示了Altera在交付高功效FPGA上的领先优势。在Cyclone III FPGA基础上，对体系结构和硅片进行改进，采用高级半导体工艺技术，并且为用户提供全面的功耗管理工具，Altera由此将功耗降低了25％。结果是，在所有可比FPGA中，其功耗最低。
图1显示了Cyclone IV E器件在85°C结温时的静态功耗。最小的Cyclone IV E FPGA，EP4CE6器件，85°C时功耗只有38 mW，最大的Cyclone IV E FPGA，EP4CE115器件，85°C时静态功耗只有163 mW 。
图1.Cyclone IV E FPGA典型的静态功耗
低功耗的优势
在很多应用中，降低可编程逻辑器件的功耗会带来很大的优势。然而，降低功耗只是系统功耗的一方面。图2显示了Cyclone IV GX FPGA不仅仅降低了FPGA功耗，而且还帮助您将系统总功耗平均降低了30％。
图2.使用Cyclone IV GX FPGA降低系统功耗
Cyclone IV GX FPGA提高了集成度，同时降低了功耗，在多种应用中具有明显的系统级优势：
- 便携式或者手持式电池供电的产品
- 空间受限以及其他散热困难的环境
- 对价格敏感的应用，采用制冷系统的性价比不高。
关于怎样降低总成本以及采用更少的元器件，进一步提高设计可靠性的详细信息，请参考 采用业界成本最低、功耗最低的FPGA降低系统总成本 白皮书 (PDF)。
硅片和体系结构优化
如果不采用降低功耗的技术手段，亚微米半导体工艺的静态功耗会显著增加。亚微米工艺技术阶段的静态功耗之所以会增大，主要是由泄漏电流(包括较薄的栅极氧化层沟道电流)以及亚阈值泄漏(沟道和漏极至源极电流)导致的。
Altera采取了很多措施来降低Cyclone IV FPGA的静态功耗。通过采用主要半导体制造商一直在手持式设备上使用的低功耗(LP)工艺技术，Altera降低了导致静态功耗的泄漏电流。这一先进的工艺减小了物理尺寸，结合经过优化的体系结构，Cyclone IV FPGA将动态和静态功耗降到了最低。Altera在Cyclone IV FPGA上改进的工艺和体系结构包括使用低k绝缘、可变沟道长度以及可变氧化层厚度和多晶体管阈值电压等。
精确的功耗估算和分析
从设计构思到实施，Altera支持功耗估算和分析，提供最精确和最全面的功耗管理设计工具。Altera也是为低成本FPGA系列提供85°C和最差情况硅片功耗估算的唯一可编程逻辑供应商。Altera提供以下功耗估算和分析资源：
在设计构思阶段，您可以使用PowerPlay早期功耗估算器(EPE)，在设计实施阶段，使用PowerPlay功耗分析器。PowerPlay EPE是一种基于表格的分析工具，可以根据器件和封装选择、工作条件以及器件使用情况来进行早期功耗估算。
PowerPlay功耗分析器是更详细的功耗分析工具，它使用实际的设计布局布线和逻辑配置。工具可以使用仿真波形，非常精确的估算动态功耗。总体上，功耗分析器结合精确的设计信息，其准确度在±10％以内。Quartus II PowerPlay功耗模型与实际的硅片测量结果密切相关。
Altera使用了5,000多个不同的测试配置来测量Cyclone系列FPGA每一部分的功耗。每一种配置主要用于测量FPGA在特定配置下的某一电路组成。
Quartus II 功耗优化
详细的设计实施可以提高性能，减小面积，降低功耗。以前，通过布局布线设计流程，寄存器传送级(RTL)自动在性能和面积上达到均衡。
Altera在设计流程集成功耗优化功能方面一直处于领先地位。Quartus II PowerPlay优化工具自动使用Cyclone IV FPGA体系结构来进一步降低功耗，使得动态功耗比Cyclone III FPGA降低了25%。结合Cyclone IV FPGA系列在硅片和体系结构上的改进，与90-nm Cyclone II FPGA相比，这些措施使功耗降低了50％以上。
Quartus II软件的许多自动功耗优化功能对设计人员而言都是透明的，而且还提供FPGA体系结构优化措施以降低功耗。例如，采用Quartus II软件，您能够：
- 转换主要功能模块
- 映射用户RAM，降低功耗。
- 重新规划逻辑以降低动态功耗
- 正确的选择逻辑输入，降低高频触发网络的电容。
- 降低核心逻辑的面积和连线要求，以降低布线的动态功耗。
- 修改布局以降低时钟功耗
