无论您需要两通道收发器还是10通道收发器，Arria V FPGA都能够在成本、功耗和性能上达到最佳平衡，为您提供迈向成功所需的一切。灵活的时钟、优异的信号完整性(SI)、功耗最低的10G收发器以及大量的6G收发器只是Arria® V FPGA设计实现低功耗宽带应用所提供的多项技术措施中的一部分。
收发器关键特性
- Arria V GX FPGA中支持0.6 Gbps – 6.375 Gbps数据速率的36个收发器
- Arria V GT FPGA中支持0.6 Gbps – 10.3125 Gbps数据速率的6个收发器
- 线性均衡器，补偿背板通道损耗。
- 3抽头预加重，减小符号间干扰。
在降低功耗和降低系统成本上进行优化
- 一个6.375-Gbps通道将消耗90 mW功耗
- 一个10.3125-Gbps通道将消耗135 mW功耗
- 内核/收发器电源封装/管芯分离降低了电路板的复杂度，使得Arria V系统总共只需要3个稳压器进行供电。
功能强大的设置和调试工具
- 动态重新配置功能，在实际系统中调整收发器参数。
- 码型发生器/检查器测量多个通道的误码率(BER)。
- AutoSweep功能，扫描PMA设置，报告理想的配置。
灵活的时钟
- 每个通道都可以配置为数据通道或者作为时钟管理单元
- 接收时钟：每个接收通道基于模拟PLL的时钟数据恢复(CDR)功能
- 发送时钟：时钟管理单元或者分段式PLL
图1.Arria V收发器、PMA和PCS结构图
