对于远程射频单元、10G/40G线路卡以及广播演播室等中端应用，Arria® V FPGA在成本和性能上达到了均衡，而总功耗是最低的。有四种目标型号，包括具有基于ARM的硬核处理器系统(HPS)的SoC FPGA：
FPGA |
SoC FPGA |
|
|
SoC FPGA——您的基于ARM处理器的可定制SoC
SoC FPGA使用宽带互联干线链接，在FPGA架构中集成了HPS——包括处理器、外设和存储器控制器，帮助您降低了系统功耗和成本，减小了电路板面积。HPS与Altera的28-nm低功耗FPGA架构相结合，实现了应用类ARM®处理器的性能，还可利用这类处理器的辅助系统，并且具备了Arria V FPGA灵活的数字信号处理(DSP)功能。
业界一流的低功耗技术
该器件系列采用了TSMC的28-nm低功耗(28LP)工艺进行开发，有利于在成本和性能方面达到均衡，而功耗是业界最低的：
- 任何中端FPGA中最低的静态功耗 (<800 mW，500K逻辑单元)
- 中端FPGA中，功耗最低的串行收发器(6.375 Gbps时每通道最大功耗小于100-mW，10.3125 Gbps时每通道最大功耗小于140-mW)。
- 总功耗比6.375-Gbps Arria II FPGA低40%
- 处理性能超过4,000 MIPS (Dhrystones 2.1基准测试)，功耗不到1.8 W (对于SoC FPGA)。
- 硬核知识产权(IP)，适用于存储器接口、处理器和PCI Express®标准，进一步降低了总功耗。
丰富的硬核IP模块
该器件系列体系结构集成了丰富的硬核IP模块，包括：
- 硬核存储器控制器
- 提供多功能支持的PCI Express Gen2 x4
- 针对有限冲击响应(FIR)滤波器进行了优化的精度可调DSP模块
- HPS (对于SoC FPGA)：
- 双核ARM CortexTM-A9 MPCoreTM处理器
- 嵌入式外设(以太网、USB、闪存，等)
- 宽带(>125 Gbps) HPS-FPGA互联
采用可立即使用的功能，与软核逻辑实现相比，这些硬核IP模块的功耗更低，从而简化了设计过程，为您提供更多的逻辑资源，开发具有一定优势的产品功能。为保护您宝贵的IP投入，Arria V FPGA还提供最全面的设计保护功能，包括支持易失和非易失密钥的256位高级加密标准。
硬核IP功能以及集成10.3125-Gbps收发器等特性使得Arria V FPGA成为满足中端应用性能和各种标准需求的理想选择，这些应用包括无线、固网、广播和视频最终市场等。
获得全面的解决方案
Arria V FPGA的支持资源包括软核IP、设计指南以及文档材料等，帮助您在各个市场领域轻松完成设计。
相关链接
