MAX V CPLD系列简介

同时实现了低成本、低功耗和新特性，Altera的MAX^® V CPLD是市场上最有价值的器件。具有独特的非易失体系结构，并且是业界密度最大的CPLD，MAX V器件提供可靠的新特性，与竞争CPLD相比，总功耗降低了50%。

MAX V器件非常适合各类市场领域中功耗和体积受限的通用设计，包括固网、无线、工业、消费类、计算机和存储，以及广播和军事等。MAX V CPLD适用于多种应用，这些应用以前只能在老一代ASIC、ASSP、FPGA和分立逻辑器件中实现。
表1列出了MAX V器件系列组成和特性。

特性	5M40Z	5M80Z	5M160Z	5M240Z	5M570Z	5M1270Z	5M2210Z
*表1.MAX V CPLD系列简介*
逻辑单元(LE)	40	80	160	240	570	1,270	2,210
等价宏单元	32	64	128	192	440	980	1,700
用户闪存(bits)	8,192	8,192	8,192	8,192	8,192	8,192	8,192
全局时钟/控制引脚	4	4	4	4	4	4	4
内部振荡器	1	1	1	1	1	1	1
数字PLL (1)	是	是	是	是	是	是	是
最大用户I/O引脚数量	54	79	79	114	159	271	271

注释：

数字PLL是能够例化到未使用LE中的可选知识产权(IP)。

表2简要介绍了MAX V CPLD的封装选项以及相关的用户I/O数量。

封装大小	5M40Z	5M80Z	5M160Z	5M240Z	5M570Z	5M1270Z	5M2210Z
*表2.MAX II CPLD封装和最大用户I/O引脚数量* *(1)*
64引脚Micro FineLine BGA (4.5 mm x 4.5 mm) (2)	30	30	-	-	-	-	-
64引脚塑料增强四方扁平封装(7 mm x 7 mm)	54	54	54	-	-	-	-
68引脚Micro FineLine BGA (5 mm x 5 mm) *(2)*	-	52	52	52	-	-	-
100引脚薄型四方扁平封装 (14 mm x 14 mm)	-	79	79	79	74	-	-
100引脚Micro FineLine BGA (6 mm x 6 mm) (2)	-	-	79	79	74	-	-
144引脚薄型四方扁平封装 (20 mm x 20 mm)	-	-	-	114	114	114	-
256引脚FineLine BGA (17 mm x 17 mm) (3)	-	-	-	-	159	211	203
324引脚FineLine BGA (19 mm x 19 mm) (3)	-	-	-	-	-	271	271

注释：

MAX V器件的VCCINT引脚支持1.8 V。这一外部供电电源对器件内核直接供电，以较低的动态功耗和静态待机功耗实现各种功能。MultiVolt I/O接口(VCCIO)为多种I/O标准提供灵活的支持，这些标准使用了1.2-V、1.5-V、1.8-V、2.5-V和3.3-V电压电平。

表3列出了MAX V CPLD的速率和温度等级选项。

注释：

特性

MAX V CPLD的特性能够帮助设计人员直接获得开发优势(参见表4)，包括，降低总成本，方便进行设计以及系统集成等。

特性	说明
表4.MAX V CPL特性简介
成本最优	MAX V CPLD的开发采用了低成本0.18-um制造工艺以及最新的低成本封装技术。
低功耗	与密度等价的竞争CPLD相比，MAX V CPLD总功耗降低了50%，产生的热量更少，节省了电池能量。
内部振荡器	MAX V CPLD提供内部振荡器，可以替代外部分立时序器件，使用简单的时钟源，从而降低了BOM成本。
快速上电/复位	MAX V CPLD能够迅速上电和复位(50us，甚至更短)，非常适合用于PCB上其他器件的电源管理、上电排序和监控。
实时在系统可编程能力(ISP)	MAX V CPLD支持您在CPLD工作时更新第二个配置镜像。
I/O性能	MAX V I/O支持热插拔以及LVTTL、LVCMOS、PCI和LVDS输出接口标准，还提供其他总线选项(例如，每个引脚的输出使能，施密特触发器，摆率控制等)。
绿色封装	所有封装(EQFP、TQFP、MBGA和FBGA)都提供RoHS兼容型号，满足最新的无卤素要求。有铅型号提供部分封装选择。 (1), (2), (3), (4)
并行闪存加载程序	MAX V CPLD提供的JTAG模块能够配置外部非JTAG兼容器件，例如，使用并行闪存加载程序IP宏功能的分立闪存器件。
工业温度支持	MAX V CPLD支持各种工业和其他温度敏感应用所需要的工业温度范围，-40°C至+100°C (结温)。