HardCopy® III 系统开发方法帮助您利用Stratix® III FPGA在系统中全速进行HardCopy III ASIC无缝原型开发。在需要提高性能的应用中， HardCopy III ASIC 内核逻辑性能比FPGA原型高两倍。以下因素促使性能得到了提高：
- 和FPGA相比，由于管芯更小，使得布线更短。
- 在某些组合逻辑通路上更少的逻辑级
- 灵活的 Hcell 宏单元布局
Quartus® II 设计软件的ASIC功能进一步增强了 HardCopy III ASIC 的性能优势。您可以使用SDC格式的时序约束来精确定义和分析时序要求——一个SDC用于ASIC，一个SDC用于原型 FPGA。您还可以利用物理综合以及渐进式编译功能来进一步提高设计性能。为充分利用这一方法的优势，Altera建议您在 Quartus® II 软件设计流程中使用HardCopy器件优先方法。
与仿真和传统的模拟方法相比，在最终芯片上以较低的速度对系统进行原型开发时，有很大的验证优势。例如，当 HardCopy III ASIC器件的时钟定在 600 MHz，Stratix® III FPGA 原型器件运行在 300 MHz 时，每24小时进行26万亿次模拟，这远远超出了其他方法。
