HardCopy® III ASIC从根本上针对基于Stratix® III FPGA的无缝原型开发而设计。首先，采用Stratix III 兼容I/O模块环来定义HardCopy III 系列的基本型号。然后，将来自Stratix III FPGA的等价硬件知识产权(IP)模块嵌入到基本管芯中，例如I/O缓冲、时钟网络、锁相环(PLL)、DLL以及M9K和M144K存储器模块等。以成熟的精细粒度HCell 填充剩余的管芯，实现逻辑、数字信号处理(DSP)功能以及分布式MLAB存储器等。最终得到的ASIC能够与您系统电路板上的Stratix III FPGA进行互换。图1所示为HardCopy III 体系结构。
图1.HardCopy III ASIC体系结构
Altera的Quartus® II 开发软件是业界唯一的HardCopy ASIC和原型FPGA“一次设计”工具。在实现两种器件时，您只需要利用一种设计工具，开发一个寄存器传送级(RTL)设计，采用一组时序约束和一组IP。而且，在HardCopy芯片的基本层和金属结构中，预先构建了设计测试、设计制造和设计量产等功能。您不需要花费时间和资金对设计进行测试，检验设计的可制造性和能否量产等。最终您以很低的风险得到总成本最低的ASIC，同时它还具有产品迅速面市和迅速获益等优势。
