网站索引

• 设计和支持资源指南
  • 研究
  • 下载和培训
  • 设计资源
  • 支持帮助

知识中心

• 知识中心
  • 知识库
  • 疑难解答
    • 使用指南
    • 软件授权
    • 采用ModelSim进行仿真
    • 时序分析
    • PLL失锁
    • FPGA配置
    • JTAG配置和ISP
    • 并行闪存加载程序
    • Jam STAPL, JBC和SVF ISP
• PowerPlay功耗分析器
• 片内调试
• 安装和许可
• 外部存储器
• 功耗管理
• 电路板设计指南
• 配置中心
• 设计软件资源中心

器件支持

• Stratix V (E, GX, GS, GT)
• Stratix IV (E, GX, GT)
• Stratix III
• Stratix II/Stratix II GX
• Stratix/Stratix GX
• Arria V (GX, GT, SX, ST)
• Arria II GX
• Arria GX
• Cyclone IV (E 和 GX)
• Cyclone III
• Cyclone II
• Cyclone
• MAX II
• MAX 3000A
• MAX 7000
• HardCopy IV
• HardCopy III
• HardCopy II
• HardCopy Stratix
• HardCopy APEX

器件支持(续)

• 下载
• 器件管脚
• 管脚连接指南
• BSDL/BST
• Spice模型
• IBIS模型
• 原理图检查工作表
• 布板检查工作表
• IBIS模型
• Cadence PCB库
• Mentor Graphics PCB库
• Gerber文件

• 功耗
• 早期功耗评估器
• 编程中心
• 编程工具

• I/O
• I/O特性
• I/O规范
• 热插拔

• PLL时钟管理
• PLL时钟管理特性
• 抖动信息
• 时钟网络

• 封装和板级设计
• 封装和热阻
• 布局和Socket
• 制造

• 封装和板级设计
• MSL计算器
• 认证
• 环境政策信息
• PCN & 报告
• 可靠性报告
• JEDEC Compliance
• Single Event Upsets
• 失败分析

设计软件支持

• Quartus II
• Qsys
• SOPC Builder
• ModelSim-Altera
• MAX+PLUS II
• OS 支持
• 驱动安装
• 下载
• 许可
• 资源中心
• 安装和许可
• 脚本
• 电路板设计和 I/O
• 设计输入与规划
• 综合&网表阅读器
• 编译增强
• 优化
• TimeQuest时序分析器
• 标准时序分析器
• 仿真&确认
• 片内调试
• HardCopy设计
• EDA工具支持

知识产权(IP)支持

• Nios II 嵌入式设计套件
• Nios II 开发套件
• DSP Builder
• DSP IP内核
• DSP开发套件
• PCI Express IP内核
• POS-PHY Level 4
• SDI
• 三速以太网
• 10-Gbps 以太网
• RapidIO

• 开发套件和电缆
• 设计案例
• 资料和技术文档
• mySupport/myAltera

下载和许可支持

• 软件
• 所有下载
• Quartus II 订购版
• Quartus II 网络版(免费)
• Altera IP库
• ModelSim-Altera
• ModelSim-Altera入门版
• Nios II 嵌入式设计套件
• DSP Builder
• 操作系统支持
• 存档
• Quartus II 网络版服务包
• Quartus II 订购版服务包
• Nios II 服务包
• ModelSim-Altera服务包
• ModelSim-Altera入门版服务包
• DSP Builder服务包
• 设计软件存档
• 许可
• 获取和管理许可
• 许可FAQ
• License Daemon Downloads
• 编程软件
• Quartus II 编程器
• Jam™ STAPL软件
• 电路板布局和测试
• BSDL/BST
• Spice 模型
• IBIS 模型
• 原理图检查工作表
• 布板检查工作表
• IBIS 模型
• Cadence PCB库
• Mentor Graphics PCB库
• Gerber 文件

用户社区

• Altera 论坛
• Altera Wiki

器件

• FPGA简介
• 比较Altera器件
• Stratix V (E, GX, GS, GT)
• Stratix IV (E, GX, GT)
• Stratix III (L和E)
• Stratix II GX
• Stratix II
• Stratix GX
• Stratix
• Arria II GX
• Arria GX
• Cyclone IV (E和GX)
• Cyclone III
• Cyclone II
• Cyclone
• MAX II (和G, Z)
• MAX 7000
• MAX 3000A
• HardCopy IV (E和GX)
• HardCopy III
• HardCopy II
• HardCopy Stratix
• ACEX 1K
• APEX II
• APEX 20K
• FLEX 10K
• FLEX 6000
• Excalibur
• Mercury
• 增强型配置器件
• 串行配置器件

设计软件

• Quartus II 订购版
• Quartus II 网络版
• ModelSim-Altera
• Nios II 嵌入式设计套件
• DSP Builder
• FPGA和CPLD设计流程
• HardCopy ASIC设计流程
• ASIC用户
• Xilinx ISE用户
• MAX+PLUS II 用户
• EDA合作伙伴
• 订购
• 下载
• 许可

知识产权(IP)

• 所有IP
• 所有参考设计
• 桥接
• 配置和编程
• 连接器和转换器
• DSP
• 嵌入式处理器
• 接口协议
• 存储和控制器
• 光传送网
• 外设
• 锁相环
• Qsys互连
• 验证
• 采用IP设计
• IP基本套件
• IP证明
• 系统设计
• 下载和评估IP
• 申请 IP
• 关于AMPP计划
• IP合作伙伴

开发硬件

• 开发套件
• 子卡
• 教育电路板(大学计划)
• 电路板合作伙伴
• 下载电缆
• 编程适配器

设计和支持服务

• 认证设计中心 (CDC)
• Altera顾问联盟计划 (ACAP)
• Altera专业服务

资料和技术文档

• 所有资料和技术文档
• Altera产品目录 (PDF)
• 技术电邮新闻更新

• 汽车电子
• 广播
• 计算机和存储
• 消费者

• 工业
• 医疗
• 军事

• 测试和测量
• 无线
• 固网

• 数字信号处理
• 外部存储器

• 嵌入式处理
• 收发器

• 并行 I/O
• 信号完整性

培训课程

• 中文在线技术培训
• PLD时序和优化培训
• 高速技术培训

大学计划

• 简介
• 联合实验室及培训中心
• 年度活动
• 中文教科书清单

• 网播和视频
• 演示中心
• 活动日程

• 新闻
• 新闻夹
• 投资者关系
• 职位招聘
• 联系我们

• 管理层介绍
• 技术发展里程碑
• Altera产品目录(PDF)
• 个人信息保密条款
• 法律通知

• 电邮新闻订阅
• RSS Feed

• 器件
• 设计软件

• 开发和教育套件
• 电缆和可编程硬件

• 知识产权（IP）
• 联系BuyAltera.com